侵权投诉
搜索
更多>> 热门搜索:
订阅
纠错
加入自媒体

Silicon Labs推出最低抖动的时钟系列产品

2014-08-01 11:03
人在旅途20
关注

  OFweek通信网2014年7月31日讯 高性能模拟与混合信号IC领导厂商Silicon Labs(芯科实验室有限公司, NASDAQ:SLAB)今日宣布针对高速网络、通信和数据中心等当今互联网基础设施的根基,推出业界最高频率灵活性和领先抖动性能的时钟解决方案。Silicon Labs的新一代Si534x“片上时钟树“系列产品包括高性能时钟发生器和高集成度Multi-PLL抖动衰减器。这些单芯片、超低抖动时钟芯片整合了时钟合成与抖动衰减功能,设计旨在减少光传输网络、无线基础设施、宽带接入/汇聚、电信级以太网、测试和测量以及企业和数据中心设备(包括边缘路由器交换机、存储和服务器)等应用的成本和设计复杂度。

  网络带宽需求的迅猛增长,以及互联网基础设施和数据中心系统复杂度的不断增长,正在驱动着对多样化的频率、输出格式和电压水平时钟的强烈需求。此外,为了实现超高速10/40/100G网络,对于抖动性能的需求也是非常苛刻的。由于传统时钟解决方案灵活性和集成度的限制,硬件设计人员通常被迫采用高成本和结构复杂的时钟发生器、抖动衰减器、振荡器和缓冲器组合方案,以便完成他们的时钟树设计。为了解决这些工业需求所面临的问题,Silicon Labs的新型Si534x抖动衰减器和时钟发生器凭借业内领先的频率灵活性和片上时钟树整合技术,在单芯片时钟IC中集成了所有分立时钟器件功能,从而实现了一个高效、具有成本效益的时钟解决方案。

时钟

  Silicon Labs的Si5347/46/45/44/42抖动衰减器和Si5341/40时钟发生器,提供了一个通过I2C可配置的融合了业内领先频率转换能力和最佳抖动性能(<100fs RMS)的平台。通过集成多达4个的独立抖动衰减PLL和多达5个的超低抖动MultiSynth分数合成器,Si534x系列产品有能力生成多达10路的时钟输出,并且支持100Hz-800MHz任意频率组合和各种用户可选的时钟信号输出格式(LVPECL、LVDS、CML、HCSL、LVCMOS)。高集成度和频率灵活性消除了传统上所需的多个时钟IC、离散电平转换、环路滤波器和电源滤波器组件,显著降低了物料(BOM)成本和设计复杂度,同时仍然能够提供超过10/40/100G网络所严格规定的抖动参数范围50%的抖动性能。

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号