verilog
Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都查看详情>是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
相关标签
换一批
最新活动更多 >
-
技术指南立即下载>> 电动汽车功率半导体技术趋势变化带来的挑战及解决方案
-
限时免费立即试用>> 燧石技术，赋光智慧，超越感知
-
2月28日火热报名中>> 【免费试用】东集技术年终福利——免费试用活动
-
限时免费点击下载>> 2024储能产业抢占制高点发展蓝皮书
-
2025年3月立即报名>>> 【线下会议】OFweek 2025 工商业储能大会
-
参编单位征集中立即参编>> 2025锂电市场格局及未来研判蓝皮书
最新招聘
更多
维科号
我要发文 >
